yanguangshaonian
/
verilog_stu
1
0
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity
37 Commits
1 Branch
0 Tags
4.6 MiB
SystemVerilog 67.9%
Verilog 22%
C 10.1%
 
 
 
Go to file
阳光少年 58378a33e3 修改rambug
.vscode 移位数码管, 仿真通过啦~
38decoder 仓库整理
clk_wiz 增加一个时钟倍频和分频的模块, 下班需要使用vivado仿真测试
digital_tube 仿真通过
dip 添加一些学习注释
ip_1_port_ram 修改rambug
led 移位数码管, 仿真通过啦~
led_matrix 呼吸灯 仿真通过
.DS_Store 仿真通过