yanguangshaonian
/
verilog_stu
1
0
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity
43 Commits
1 Branch
0 Tags
4.6 MiB
SystemVerilog 67.9%
Verilog 22%
C 10.1%
 
 
 
Go to file
阳光少年 641621efd0 fifo仿真通过
.vscode 移位数码管, 仿真通过啦~
38decoder 仓库整理
clk_wiz 始终仿真通过, 上板测试失败应该是不能采集整倍数的时钟
digital_tube 仿真通过
dip 添加一些学习注释
fifo fifo仿真通过
ip_1_port_ram ram 仿真验证以及上板测试通过
led 移位数码管, 仿真通过啦~
led_matrix 呼吸灯上板测试完成
.DS_Store 仿真通过