yanguangshaonian
/
verilog_stu
1
0
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity
4 Commits
1 Branch
0 Tags
4.6 MiB
SystemVerilog 67.9%
Verilog 22%
C 10.1%
 
 
 
Go to file
阳光少年 6e2459ac6d 仓库文件整理
.vscode 增加一下项目文件
led 仓库文件整理
38decoder.v 38译码器和led完成
38decoder.v.out 38译码器和led完成
README.md Initial commit

README.md

verilog_stu