yanguangshaonian
/
verilog_stu
1
0
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity
18 Commits
1 Branch
0 Tags
4.6 MiB
SystemVerilog 67.9%
Verilog 22%
C 10.1%
 
 
 
Go to file
阳光少年 20395b7d4e 添加后续始终约束的一些说明
.vscode 移位数码管, 仿真通过啦~
38decoder 仓库整理
digital_tube 添加后续始终约束的一些说明
dip 添加一些学习注释
led 移位数码管, 仿真通过啦~
.DS_Store 移位数码管, 仿真通过啦~
README.md Initial commit

README.md

verilog_stu